




CULTAD DE INGENIERÍA DE LA UNIVERSIDAD DE BUENOS AIRES

Departamento de Electrónica


Diseño de Circuitos Electrónicos (86.10)

GATE DRIVERS





GATE DRIVERS – TRANSISTORES DE POTENCIA


¿Cómo funciona este circuito?




GATE DRIVERS – TRANSISTORES DE POTENCIA




PRODUCT SUMMARY		
V_{DS} (V)	100	
$R_{DS(on)}$ (Ω)	$V_{GS} = 10\text{ V}$	0.077
Q_g max. (nC)	72	
Q_{gs} (nC)	11	
Q_{gd} (nC)	32	
Configuration	Single	



GATE DRIVERS – TRANSISTORES DE POTENCIA




GATE DRIVERS – TRANSISTORES DE POTENCIA






Tiene que existir *tiempo muerto* entre PWM y su señal negada (PWM negada)

CONMUTACIÓN – CARGA INDUCTIVA




=



$$I = \frac{\Delta Q}{\Delta T}$$

GATE DRIVER: DISEÑO



- **Vdrv** es la tensión gate-source para el transistor de potencia y se elige para tener cierta **Rdson**.
- **Rdrv** es la resistencia de pull-up/pull-down equivalente del gate driver.
- La **corriente** pico entregada al gate está definida por **Vdrv** y **Rdrv**.
- La inductancia parásita en el gate reduce la velocidad y puede producir encendido del MOS por dv/dt.

Entonces se puede seleccionar la **corriente** de **driving** (o equivalentemente la resistencia de driving) en función del tiempo de conmutación requerido.


$$I_{drv,plateau} = C_{GD} \frac{\Delta V_{GD}}{t_{sw}}$$

Ejemplo: Cgd= 20pF, Vgd=12V, tsw=100ns

$$I_{drv,plateau} = 20pF \frac{12V}{100ns} = 2.4mA$$

GATE DRIVER: SELECCIÓN DEL CAPACITOR DE BOOTSTRAP

Reemplazando al modelo de llaves de transistores por los Drivers



Diodo = Dboot

GATE DRIVER: SELECCIÓN DEL CAPACITOR DE BOOTSTRAP

En cada ciclo de conmutación C_{boot} provee:

- La carga total Q_{gate} para prender el transistor alto.
- La carga de reverse recovery del diodo de Bootstrap D_{boot} .
- La corriente de leakage del diodo de Bootstrap D_{boot} .
- La corriente que consume el driver del transistor alto.
- La corriente de leakage gate-source del transistor alto.


$$C_{boot} \geq \frac{Q_{gate} + Q_{rr} + \frac{I_{boot}}{f_{sw}}}{\Delta V_{boot}}$$

- Ejemplo:

$Q_{gate} = 10\text{nC}$, $Q_{rr} = 1\text{nC}$, $I_{boot} = 500\mu\text{A}$, $\Delta V_{boot} = 0,1\text{V}$, $f_{sw} = 500\text{ KHz}$

$C_{boot} = 120\text{nF}$

PÉRDIDAS



Perdidas totales:

$$P_{loss} = P_{sw} + P_{cond} + P_{gate}$$

Perdidas en el gate driver por cargar-descargar la capacidad de gate:

$$P_{gate} = f_{sw} * C_{gate} * V_{drv}^2 = f_{sw} * Q_{gate} * V_{drv}$$

Perdidas por conducción:

$$P_{cond} = I_D^2 * R_{DSon} * D$$

Perdidas por conmutación:

$$P_{sw} = 0.5 * V_{DS} * I_D * f_{sw} * t_{sw}$$

Ejemplo: Vdrv=8V, Vth=2V, ID=0.5A, RDSon=0.5ohm, VDS=12V, tsw=100ns, fsw=500kHz, Qgate=30nC, D=0.5

$$P_{loss} = P_{sw} + P_{cond} + P_{gate} = 150mW + 62.5mW + 120mW = 332.5mW$$

Luego hay más pérdidas como por ejemplo las pérdidas por conducción del diodo del body (parásito en cualquier MOS), por reverse recovery del diodo del body y pérdidas en la capacidades parásitas de salida en el nodo de conmutación.

CAPACIDAD Y CARGA DEL GATE

En las hojas de datos de los fabricantes en general se da C_{iss} , C_{oss} y C_{rss} .

C_{gs} , C_{gd} y C_{ds} se pueden derivar de:

1. $C_{iss} = C_{GS} + C_{GD}$
2. $C_{oss} = C_{GD} + C_{DS}$
3. $C_{rss} = C_{GD}$




Fig 13a. Basic Gate Charge Waveform




Fig 13b. Gate Charge Test Circuit






Fig 6. Typical Gate Charge Vs. Gate-to-Source Voltage



CAPACIDAD Y CARGA DEL GATE



.model SW SW(Ron=0.001 Roff=100Meg Vt=0.5 Vh=0.25)
.tran 0 35u 30u 100p startup

